

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05204479 A

(43) Date of publication of application: 13.08.93

(51) Int. Cl G05F 3/30		
(21) Application number: 04012058 (22) Date of filing: 27.01.92	(71) Applicant:	MATSUSHITA ELECTRIC WORKS LTD
(a=, = = = = = = = = = = = = = = = = = =	(72) Inventor:	TERASAWA TOMIZO KAMI HIRONORI FUJIMURA TOSHIO HAYASHI MASANORI


(54) CONSTANT VOLTAGE CIRCUIT

(57) Abstract:

PURPOSE: To shorten time until obtaining prescribed output voltage after power supply in a band gap constant voltage circuit constructed by combining PMOS transistors, NMOS transistors, diodes and resistances.

CONSTITUTION: In a band gap reference voltage circuit constructed by the PMOS transistors P1 to P3, the NMOS transistors N1 and N2, the diodes D1 to D3 and the resistances R and xR, prescribed voltage is supplied for the gate terminals of the respective MOS transistors P1, P2, P3 N1 and N2 by way of the diodes D4 and D5 at the time of power supply. Thus, the gate potential of the respective MOS transistors is ascertained from a primary state where power is supplied so that stable output voltage Vo can quickly be obtained.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-204479

(43)公開日 平成5年(1993)8月13日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 5 F 3/30

8938-5H

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平4-12058

(22)出願日

平成4年(1992)1月27日

(71)出願人 000005832

松下電工株式会社

大阪府門真市大字門真1048番地

(72)発明者 寺澤 富三

大阪府門真市大字門真1048番地 松下電工

株式会社内

(72)発明者 上 浩則

大阪府門真市大字門真1048番地 松下電工

株式会社内

(72)発明者 藤村 俊夫

大阪府門真市大字門真1048番地 松下電工

株式会社内

(74)代理人 弁理士 倉田 政彦

最終頁に続く

(54) 【発明の名称 】 定電圧回路


(57) 【要約】

【目的】PMOSトランジスタとNMOSトランジスタとダイオード及び抵抗を組み合わせて構成されるパンドギャップ定電圧回路において、電源投入後、所定の出力電圧が得られるまでの時間を短縮する。

【構成】PMOSトランジスタP1, P2, P3とNM OSトランジスタN1, N2及びダイオードD1, D2, D3と抵抗R, x Rから構成されるバンドギャップ 基準電圧回路において、電源投入時に各MOSトランジスタP1, P2, P3, N1, N2のゲート端子にダイオードD4, D5を介して所定の電圧を供給するように構成した。

【効果】電源投入された初期状態から、各MOSトランジスタのゲート電位が確定し、速やかに安定した出力電圧Voが得られる。





【特許請求の範囲】

【請求項1】 高電位の電源端子に接続された第1及 び第2のPMOSトランジスタによる第1のカレントミ ラー回路と、第1のカレントミラー回路に直列に接続さ れた第1及び第2のNMOSトランジスタによる第2の カレントミラー回路を備え、第1のNMOSトランジス タのソース端子が第1のダイオードのアノード・カソー ド間を介して低電位の電源端子に接続され、第2のNM OSトランジスタのソース端子が第1の抵抗と第2のダ イオードのアノード・カソード間を介して低電位の電源 端子に接続されて定電流回路を構成し、第1及び第2の PMOSトランジスタとゲート端子が共通で、前記定電 流回路に比例した電流を流し、ドレイン端子が第2の抵 抗と第3のダイオードのアノード・カソード間を介して 低電位側の電源端子に接続され、第3のPMOSトラン ジスタのドレイン端子を出力端子とするバンドギャップ 基準電圧回路において、高電位の電源端子の電圧が上昇 すると共に出力が低電位から高電位へと変化する起動回 路と、起動回路の出力端子にカソード端子が接続され、 アノード端子が前記各PMOSトランジスタのゲート端 子に接続された第4のダイオードと、前記起動回路の出 力電位とは高電位と低電位が反転している電位にアノー ド端子が接続され、カソード端子が前記各NMOSトラ ンジスタのゲート端子に接続された第5のダイオードと を設けたことを特徴とする定電圧回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、PMOSトランジスタとNMOSトランジスタとダイオード及び抵抗を組み合わせて構成される定電圧回路に関するものであり、例えば、集積回路等の基準電圧回路として利用されるものである。

[0002]

【従来の技術】図3は従来のバンドギャップ基準電圧回路の回路図である。この電圧源は、PMOSトランジスタN1、N2及びダイオードD1、D2、D3と抵抗R、xRから構成されている。図3において、第1のダイオードD1と第2のダイオードD2の接合面積比を1:Nに、また、第1の抵抗Rと第2の抵抗xRの抵抗比を1:xに設定すると、安定状態においては、Vo=Vf+xVtlnNなる出力電圧が出力端子より得られる。ここで、Vfはダイオードの順方向電圧、Vtはkをボルツマン定数、Tを絶対温度、qを電子電荷として、Vt=kT/qで与えられる。

[0003]

【発明が解決しようとする課題】上述の図3に示した従来例では、高電位の電源端子Vddと低電位の電源端子 Vssの間に電源電圧を印加することにより、安定状態では、所定の出力電圧Voが出力端子から得られるよう に構成されている。ところが、この従来例にあっては、電源投入直後の初期状態において、PMOSトランジスタP1、P2、P3やNMOSトランジスタN1、N2のゲート電位が確定せず、速やかに出力電圧Voが得られないという欠点があった。

【0004】本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、PMOSトランジスタとNMOSトランジスタとダイオード及び抵抗を組み合わせて構成されるパンドギャップ定電圧回路において、電源投入後、所定の出力電圧が得られるまでの時間を短縮することにある。

[0005]

【課題を解決するための手段】本発明の定電圧回路で は、上記の課題を解決するために、図1に示すように、 高電位の電源端子Vddに接続された第1及び第2のP MOSトランジスタP1、P2による第1のカレントミ ラー回路と、第1のカレントミラー回路に直列に接続さ れた第1及び第2のNMOSトランジスタN1, N2に よる第2のカレントミラー回路を備え、第1のNMOS トランジスタN1のソース端子が第1のダイオードD1 のアノード・カソード間を介して低電位の電源端子Vs sに接続され、第2のNMOSトランジスタN2のソー ス端子が第1の抵抗Rと第2のダイオードD2のアノー ド・カソード間を介して低電位の電源端子Vssに接続 されて定電流回路を構成し、第1及び第2のPMOSト ランジスタP1, P2とゲート端子が共通で、前記定電 流回路に比例した電流を流し、ドレイン端子が第2の抵 抗×Rと第3のダイオードD3のアノード・カソード間 を介して低電位側の電源端子Vssに接続され、第3の PMOSトランジスタP3のドレイン端子を出力端子V oとするバンドギャップ基準電圧回路において、高電位 の電源端子Vddの電圧が上昇すると共に出力が低電位 から高電位へと変化する起動回路と、この起動回路の出 力端子にカソード端子が接続され、アノード端子が前記 各PMOSトランジスタP1、P2、P3のゲート端子 に接続された第4のダイオードD4と、前記起動回路の 出力電位とは高電位と低電位が反転している電位にアノ ード端子が接続され、カソード端子が前記各NMOSト ランジスタN1、N2のゲート端子に接続された第5の ダイオードD5とを設けたことを特徴とするものであ

[0006]

【作用】本発明の定電圧回路では、上記のように、PMOSトランジスタP1、P2、P3とNMOSトランジスタN1、N2及びダイオードD1、D2、D3と抵抗R、xRから構成されるパンドギャップ基準電圧回路において、電源投入時に各MOSトランジスタP1、P2、P3、N1、N2のゲート端子にダイオードD4、D5を介して所定の電圧を供給するようにしたので、電源投入された初期状態から、速やかに安定した出力電圧

Voが得られるものである。

[0007]

【実施例】図1は本発明の一実施例の回路図である。以 下、その回路構成について説明する。高電位の電源端子 Vddには、PMOSトランジスタP1、P2、P3の 各ソース端子が接続されている。各PMOSトランジス タP1、P2、P3のゲート端子は共通接続されてい る。第1のPMOSトランジスタP1のドレイン端子 は、第1のNMOSトランジスタN1のドレイン端子に 接続されている。第2のPMOSトランジスタP2のド レイン端子は、第2のNMOSトランジスタN2のドレ イン端子に接続されている。各NMOSトランジスタN 1、N2のゲート端子は、第1のPMOSトランジスタ P1のドレイン端子に接続されており、各PMOSトラ ンジスタP1、P2、P3のゲート端子は、第2のNM OSトランジスタN2のドレイン端子に接続されてい る。第1のNMOSトランジスタN1のソース端子は、 第1のダイオードD1のアノード端子に接続されてお り、第2のNMOSトランジスタN2のソース端子は、 第1の抵抗Rを介して第2のダイオードD2のアノード 端子に接続されている。第1のダイオードD1と第2の ダイオードD2の接合面積比は1:Nに設定されてい る。第1のダイオードロ1と第2のダイオードロ2の各 カソード端子は、低電位の電源端子Vssに接続されて いる。第3のPMOSトランジスタP3のドレイン端子 は、第2の抵抗×Rを介して、ダイオードD3のアノー ド端子に接続されており、ダイオードD3のカソード端 子は低電位の電源端子Vssに接続されている。出力端 子には、第3のPMOSトランジスタP3のドレイン端 子と第2の抵抗×Rの接続点の電圧Voが出力電圧とし て出力される。高電位の電源端子Vddと低電位の電源 端子Vssの間には、パワーオンリセット回路Cが接続 されている。パワーオンリセット回路Cの出力RBに は、第4のダイオードD4のカソード端子が接続されて いる。第4のダイオードD4のアノード端子は、各PM OSトランジスタP1、P2、P3のゲート端子に接続 されている。パワーオンリセット回路Cの出力には、イ ンパータ回路Hの入力端子が接続されている。インパー タ回路Hの出力端子には、第5のダイオードD5のアノ ード端子が接続されている。第5のダイオードD5のカ ソード端子は、各NMOSトランジスタN1、N2のゲ ート端子に接続されている。

【0008】図2はパワーオンリセット回路Cの構成を例示している。第4のPMOSトランジスタP4のソース端子は高電位の電源端子Vddに接続され、ゲート端子は抵抗R1を介して高電位の電源端子Vddに接続され、ソース端子は抵抗R2を介して低電位の電源端子Vssに接続されている。第4のPMOSトランジスタP4のゲート端子と抵抗R1の接続点は、ダイオードアレイDaのアノード端子に接続されている。ダイオードア

レイDaのカソード端子は低電位の電源端子Vssに接続されている。PMOSトランジスタP4のドレイン端子は、パワーオンリセット信号RBの出力となっている。

【0009】以下、本実施例の動作について説明する。 電源投入時、高電位の電源端子Vddの電位がダイオー ドアレイDaの電圧降下よりも小さいときには、ダイオ ードアレイDaが非導通状態であるので、抵抗R1によ る電圧降下は無く、PMOSトランジスタP4のゲート 端子はソース端子と同一電位であり、PMOSトランジ スタP4は非導通状態となる。したがって、抵抗R2に は電圧降下は無く、パワーオンリセット信号RBは低電 位の電源端子Vssの電位となっている。その後、高電 位の電源端子Vddの電位がダイオードアレイDaの電 圧降下よりも大きくなると、ダイオードアレイDaが導 通状態となるので、抵抗R1による電圧降下が生じ、P MOSトランジスタP4のゲート端子はソース端子より も低電位となり、その電位差がPMOSトランジスタP 4のスレショルド電圧を越えると、PMOSトランジス タP4は導通状態となる。これにより、抵抗R2による 電圧降下が生じて、パワーオンリセット信号RBは高電 位の電源端子Vddの電位となる。

【〇〇10】上述のように、電源投入直後には、パワー オンリセット回路Cの出力信号RBはVssとなり、イ ンパータ回路Hと第5のダイオードD5を介してNMO SトランジスタN1、N2のゲート端子には電圧Vdd が印加され、PMOSトランジスタP1、P2、P3の ゲート端子には、第4のダイオードD4を介して電圧V s sが印加され、それぞれのMOSトランジスタのゲー ト電位が確定する。これにより、バンドギャップ基準電 圧回路は、速やかに起動し、所定の出力電圧Voが得ら れる。その後、パワーオンリセット回路Cの出力信号R BはVddとなり、第4及び第5のダイオードD4, D 5を介してのPMOSトランジスタP1、P2、P3、 NMOSトランジスタN1、N2のゲート端子への電圧 印加は停止されるため、バンドギャップ基準電圧回路へ の影響は無くなり、定電圧回路として安定な動作が得ら れる。

[0011]

【発明の効果】本発明によれば、電源投入時、バンドギャップ基準電圧回路のMOSトランジスタのゲート端子に電圧を印加し、所定の出力電圧が得られた安定動作後は、基準電圧回路への影響の無くなるような起動回路を付加することで、電源投入後、速やかに所定の出力電圧が得られる定電圧回路を実現できるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例の回路図である。

【図2】本発明の一実施例に用いるパワーオンリセット 回路の回路図である。


【図3】従来例の回路図である。


【符号の説明】

【符号の	D説明】	D 3	第3のダイオード
P 1	PMOSトランジスタ	D 4	第4のダイオード
P 2	PMOSトランジスタ	D 5	第5のダイオード
P 3	PMOSトランジスタ	С	パワーオンリセット回路
N 1	NMOSトランジスタ	Н	インバータ回路
N 2	NMOSトランジスタ	R	第1の抵抗
D 1	第 1 のダイオード	x R	第2の抵抗
D 2	第2のダイオード		

[図1]

P1, P2. P3 ··· PMOShave 74 N1,N2 ··· NMOSトランジ スタ D1 . D2 . D3 ··· 9 ' (1-1-) D4, D5 ··· 9 11-1" R,xR ··· 抵抗 C ··· n°7-オンリセット回路





フロントページの続き

(72) 発明者 林 雅則 大阪府門真市大字門真1048番地 松下電工 株式会社内